

EXPRESS MAIL NUMBER: EL 904 946 479 US

DATE OF DEPOSIT: January 23, 2002

I hereby certify that this paper is being deposited with the United States Postal Service "EXPRESS MAIL Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to: Box PATENT APPLICATION, Commissioner for Patents; Washington, DC 20231.

*Rosa A. Caviedes*

Rosa A. Caviedes



#3

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Naoyuki Kawabe et al.

Serial No.: Not yet assigned

Group Art Unit: Not yet assigned

Filed: January 23, 2002

Examiner: Not yet assigned

Title: AUTOMATIC CIRCUIT GENERATION SYSTEM AND AUTOMATIC CIRCUIT GENERATION METHOD AND AUTOMATIC CIRCUIT GENERATION PROGRAM

\* \* \*

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119  
AND THE INTERNATIONAL CONVENTION

Assistant Commissioner for Patents  
Washington, D.C. 20231

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

<u>COUNTRY</u>	<u>APPLICATION NO.</u>	<u>MONTH/DAY/YEAR</u>
Japan	P2001-014340	01/23/2001

A Certified copy of the corresponding Convention Application(s) is(are) being submitted herewith.

Respectfully submitted,

GRAY CARY WARE & FREIDENRICH LLP

Dated: January 23, 2002

By



*Edward B. Weller*

Reg. No. 37,468

Attorney for Applicant

GRAY CARY WARE & FREIDENRICH  
1755 Embarcadero Road  
Palo Alto, CA 94303-3340  
Telephone: (650) 833-2000  
Facsimile: (650) 320-7401

## JAPAN PATENT OFFICE



This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: January 23, 2001

Application Number : P2001 - 014340

Applicant(s) : KABUSHIKI KAISHA TOSHIBA

August 10, 2001

Commissioner,                      Kouzou OIKAWA  
Japan Patent Office

Number of Certification : 2001 - 3071551

日 本 国 特 許 庁  
JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2001年 1月23日

出 願 番 号

Application Number:

特願2001-014340

出 願 人


Applicant(s):

株式会社東芝

2001年 8月10日

特 許 庁 長 官  
Commissioner,  
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3071551

【書類名】 特許願

【整理番号】 46B009354

【提出日】 平成13年 1月23日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 9/00

【発明の名称】 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体

【請求項の数】 3

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝  
マイクロエレクトロニクスセンター内

【氏名】 河邊 直之

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝  
マイクロエレクトロニクスセンター内

【氏名】 宇佐美 公良

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝  
マイクロエレクトロニクスセンター内

【氏名】 北原 健

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】 03-3504-3075

【選任した代理人】

【識別番号】 100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体

【特許請求の範囲】

【請求項 1】 回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データをデータベースに登録する生成処理部と、

回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベクタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する解析部と、

前記回路生成情報ならびに前記解析部で解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力が入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する見積入替処理部と、

前記見積入替処理部により入力が入れ替えられた回路のネットリストを出力する出力部と

を有することを特徴とする回路自動生成装置。

【請求項 2】 回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データをデータベースに登録する第 1 のステップと、

回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベクタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する第 2 のステップと、

前記回路生成情報ならびに前記第 2 のステップで解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な



入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力を入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する第 3 のステップと、

前記第 3 のステップで入力が入れ替えられた回路のネットリストを出力する 4 のステップと

を有することを特徴とする回路自動生成方法。

【請求項 3】 回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データをデータベースに登録する第 1 のステップと、

回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベクタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する第 2 のステップと、

前記回路生成情報ならびに前記第 2 のステップで解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力が入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する第 3 のステップと、

前記第 3 のステップで入力が入れ替えられた回路のネットリストを出力する 4 のステップとを実行させるためのプログラムでコンピュータ読み取り可能なことを特徴とする回路自動生成プログラムを記録した記録媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、入力状態を考慮することによって、リーク電流を削減した回路を自動生成する回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体に関する。

【0002】

## 【従来の技術】

近年のLSIの微細化と低電圧化に伴い、トランジスタのしきい値 ( $V_{th}$ ) は低下の一途をたどっている。この低しきい値化によって、トランジスタのサブスレッショルド・リーク電流が増大する。このリーク電流は、回路が停止しているスタンバイ時、及び動作しているアクティブ時のいずれの状態においても流れる。したがって、このようなトランジスタを用いた携帯電話や携帯端末などの機器では、バッテリー寿命を短くする要因として大きな問題となっていた。

## 【0003】

従来、リーク電流を削減する手法としては、Dual  $V_{th}$ 技術が提案されている。このDual  $V_{th}$ 技術では、同一論理回路中において、低 $V_{th}$ のトランジスタで構成されるセル（低 $V_{th}$ セル）と、高 $V_{th}$ のトランジスタで構成されるセル（高 $V_{th}$ セル）の両方を使用している。すなわち、タイミングに余裕があるパス上では、低速の高 $V_{th}$ セルを使用することによってリーク電流を低減し、タイミングが厳しいパス上では、高速の低 $V_{th}$ セルを使用することによってタイミング制約を満たしていた。

## 【0004】

このような回路を生成する方法としては、

(1) 論理回路全体を低 $V_{th}$ セルで生成しておき、タイミングに余裕のあるパス上のセルを、タイミングが許す限り高 $V_{th}$ セルに置換する手法

(2) 論理回路全体を高 $V_{th}$ セルで生成しておき、タイミング違反のあるパス上のセルをタイミング制約を満たすまで、低 $V_{th}$ セルに置換する手法があった。

## 【0005】

一方、回路のリーク電流は、入力信号の組み合わせによって異なるという特徴がある。例えば図6に示すような、CMOS構成の2入力NAND回路において、リーク電流は、図7に示すように、信号  $(A, B) = (0, 0)$  のとき、リーク電流は直列接続されたオフ状態の2つのNMOS (NチャネルのMOSトランジスタ)  $N_1$ 、 $N_2$  を流れるために、比較的小さい。 $(A, B) = (0, 0)$  のとき、リーク電流は、並列接続されたオフ状態の2つのPMOS (Pチャネルの

MOSトランジスタ) P1、P2を流れるため、比較的大きくなる。(A, B) = (0, 1) と (A, B) = (1, 0) のときは、ともに1つのオフ状態のNMOSを流れる。ところが、前者は、下側のNMOSN2のドレイン電位が、上側のNMOSN1のしきい値電圧だけ降下してしまう。これにより、下側のNMOSN2のソース・ドレイン電圧が小さくなり、その分リーク電流も小さくなる。一方、後者の場合には、下側のNMOSN2には電流が流れず、上側のNMOSN1のソース電位は“0”となる。したがって、上側のNMOSN1のソース・ドレイン電圧は電源電圧V<sub>dd</sub>となるので、前者の場合に比べて、リーク電流が大きくなる。

## 【0006】

このように、回路のリーク電流は、入力状態に依存するにもかかわらず、上述したリーク電流の削減手法を採用した従来の回路自動生成方法では、回路の入力状態が考慮されていなかった。

## 【0007】

## 【発明が解決しようとする課題】

以上説明したように、リーク電流を削減する従来の回路自動生成手法にあっては、回路のリーク電流が入力状態に依存するにもかかわらず、この要件を考慮しておらず、リーク電流を十分に削減することができないといった不具合を招いていた。

## 【0008】

そこで、この発明は、上記に鑑みてなされたものであり、その目的は、リーク電流を十分に削減するとができる回路を容易に生成する回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体を提供することにある。

## 【0009】

## 【課題を解決するための手段】

上記目的を達成するために、課題を解決する第1の手段は、回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データ

をデータベースに登録する生成処理部と、回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベクタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する解析部と、前記回路生成情報ならびに前記解析部で解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力を入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する見積入替処理部と、前記見積入替処理部により入力が入れ替えられた回路のネットリストを出力する出力部とを有することを特徴とする。

## 【 0 0 1 0 】

第2の手段は、回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データをデータベースに登録する第1のステップと、回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベクタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する第2のステップと、前記回路生成情報ならびに前記第2のステップで解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力が入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する第3のステップと、前記第3のステップで入力が入れ替えられた回路のネットリストを出力する4のステップとを有することを特徴とする。

## 【 0 0 1 1 】

第3の手段は、回路を生成するために必要な回路生成情報を入力し、入力した回路生成情報を解釈し、回路接続情報とリーク電流データを得て、得られた回路接続情報ならびにリーク電流データをデータベースに登録する第1のステップと、回路をテスト動作させる入力となるテストベクタを入力し、入力したテストベ

クタにしたがって回路を動作させて前記データベースに登録された情報を参照し、回路の各ノードの状態、その状態にある確率を求め、求めた解析結果をデータベースに格納する第2のステップと、前記回路生成情報ならびに前記第2のステップで解析されて前記データベースに格納された前記解析結果を入力し、回路のリーク電流を算出し、回路に対称な入力がある場合にはそれらの入力を入れ替えた時のリーク電流を算出し、リーク電流が最小なるように対称となる入力を入れ替えられ、入力が入れ替えられた回路を前記データベースに登録する第3のステップと、前記第3のステップで入力が入れ替えられた回路のネットリストを出力する4のステップとを実行させるためのプログラムでコンピュータ読み取り可能なことを特徴とする。

【0012】

【発明の実施の形態】

以下、図面を用いてこの発明の実施形態を説明する。

【0013】

図1はこの発明の一実施形態に係る回路自動生成装置の構成を示す図である。図1において、この実施形態の回路自動生成装置1は、入力読み込み／内部データベース生成処理部11、ノード状態解析部12、リーク電流見積／入力信号入れ替え処理部13、ネットリスト出力部14及び内部データベース15を備えて構成されている。入力読み込み／内部データベース生成処理部11は、自動生成しようとする回路のネットリスト、回路のプロセスパラメータ等の情報を有するセルライブラリの回路を自動生成するために必要な情報が入力され、これらの情報に基づいて回路接続情報ならびにリーク電流データの内部データベース15を生成して登録する。ノード状態解析部12は、テストベクタが入力され、このテストベクタに基づいて回路のスタンバイ時ならびに動作時の各ノードの状態を解析し、また各ノードがその状態にある割合（確率）を求める。リーク電流見積／入力信号入れ替え処理部13は、セルライブラリと、内部ノード状態解析部12でなされた解析結果が入力され、リーク電流を求める。回路に対称となる入力信号がある場合には、対称となる入力信号を入れ替えて、リーク電流が最小となる入力信号の組み合わせを求める。求めたリーク電流はリーク電流レポートとして

出力してもよい。ネットリスト出力処理部 1 4 は、リーク電流見積／入力信号入れ替え処理部 1 4 でなされた入力信号の入れ替えの結果にしたがって、回路の入力信号を入れ替えた回路のネットリストを出力する。

#### 【 0 0 1 4 】

次に、上記構成の回路自動生成装置 1 の動作について、図 2 の動作フローチャートを参照して説明する。図 2 において、まず、ゲートレベルネットリスト、セルライブラリの情報が入力読み込み／内部データベース生成処理部 1 1 に読み込まれ（ステップ S 1）、これらの情報が入力読み込み／内部データベース生成処理部 1 1 で解釈され、回路接続情報やリーク電流データが得られ、得られた回路接続情報やリーク電流データの内部データベース 1 5 が生成されて登録される（ステップ S 2）。

#### 【 0 0 1 5 】

次に、回路をテスト動作させる入力となるテストベクタがノード状態解析部 1 2 に読み込まれ、読み込まれたテストベクタに基づいて回路を動作させ、内部データベース 1 5 として登録された回路接続情報を参照し、回路の各ノードの状態や、その状態にある確率がノード状態解析部 1 2 で求められ、求められた情報は内部データベース 1 5 として登録される（ステップ S 3）。続いて、ノード状態解析部 1 2 で求められた回路の各ノード状態や、その状態にある確率に基づいて、回路のリーク電流がリーク電流見積／入力信号入れ替え処理部 1 3 で算出され、算出されたリーク電流が内部データベース 1 5 に登録される。このとき、回路の入力ピンに対称なピンが存在すれば、対称な入力ピンの入力を入れ替えた場合のリーク電流も算出され、内部データベース 1 5 に登録される（ステップ S 4）。この結果、リーク電流が最小となる入力信号の入れ替えが行われ、入れ替えられた入力信号が内部データベース 1 5 に登録される（ステップ S 5）。また、算出されたリーク電流は、リーク電流レポートして出力される（ステップ S 6）。続いて、リーク電流が最小なるように入力信号が入れ替えられた回路のネットリストは、ネットリスト出力部 1 4 から出力される（ステップ S 7）。

#### 【 0 0 1 6 】

次に、上記回路自動生成装置 1 において、例えば図 3 に示すような 3 入力 N A

NANDゲートを生成する場合について説明する。なお、図3に示す論理ゲートのリーク電流は図4に示すデータを使用するものとする。

## 【0017】

図3に示す3入力NANDゲートにおいて、入力信号A, B, Cを入れ替えても、論理は変わらない、すなわち、入力信号A, B, Cは論理が対称である。このような論理ゲートにおいて、回路がスタンバイ状態時の入力信号(A, B, C)のレベルが(1, 0, 0)であった場合について考える。回路の入力信号は対称であることから、入力信号をどのように入れ替えても論理は変わらない。したがって、入力信号A, B, Cのいずれか1つの入力信号が“1”であり、他の2つの入力信号が“0”である状態、入力信号(A, B, C) = (1, 0, 0)、(0, 1, 0)、(0, 0, 1)のうち、図4に示すようにリーク電流が最小となる入力信号(A, B, C) = (0, 0, 1)を選択して、図5に示すように入力信号AとCを入れ替える。

## 【0018】

一方、回路が動作している場合には、回路への入力に変化する。このように回路における動作時のリーク電流を削減する場合には、テストベクタに基づいてノード解析部12で回路の入力状態の割合(確率)を求め、求められた入力状態の割合と、回路の入力状態毎のリーク電流とに基づいて、リーク電流が最小となる入力信号の割り当てを求める。例えば入力信号(A, B, C) = (1, 0, 0)、(0, 1, 0)、(0, 0, 1)である確率が、それぞれ0.5、0.3、0.2であった場合は、図3に示すように入力信号AとCを入れ替えることによって、リーク電流は、 $1.16 \times 10^{-11}$  ( $= 0.5 \times 1.0 \times 10^{-11} + 0.3 \times 1.2 \times 10^{-11} + 0.2 \times 1.5 \times 10^{-11}$ ) となり、入力信号を入れ替える前の入力信号の状態に比べてリーク電流は確率的に最小となる。なお、回路のスタンバイ時と動作時のリーク電流が最小となる入力状態が異なる場合に、いずれを優先させるかに関しては、回路設計の仕様に応じて適宜選択するようにすればよい。また、上記手法は、論理的に対称な入力を有するあらゆる回路に適用できるのは、明らかである。

【 0 0 1 9 】

上述した回路自動生成手法は、回路自動生成プログラムに基づいて回路自動生成装置 1 において実現することができる。このプログラムは記録媒体に保存することができる。この記録媒体を回路自動生成装置 1 によって読み込ませ、プログラムを実行して回路自動生成装置 1 を制御しながら上述した回路自動生成方法を実現することができる。ここで、記録媒体とは、メモリ装置、磁気ディスク装置、光ディスク装置等、プログラムを記録して回路自動生成装置 1 が読み取ることができる装置が含まれる。

【 0 0 2 0 】

このような実施形態においては、回路構造を大きく変えることなく、リーク電流を効果的に低減された回路を容易に自動生成することができるようになる。

【 0 0 2 1 】

【発明の効果】

以上説明したように、この発明によれば、出力論理に影響を与えることなく、リーク電流が最小となるように入力信号の組み合わせを設定するようにしたので、回路構成を大幅に変更することなく、リーク電流を十分に低減した回路を容易に自動生成することが可能となる。

【図面の簡単な説明】

【図 1】

この発明の一実施形態に係る回路自動生成装置の構成を示す図である。

【図 2】

図 1 に示す回路自動生成装置の動作フローチャートを示す図である。

【図 3】

3 入力 N A N D 回路の構成を示す図である。

【図 4】

図 3 に示す 3 入力 N A N D 回路の入力状態におけるリーク電流の一例を示す図である。

【図 5】

図 1 に示す回路自動生成装置で自動生成された 3 入力 N A N D 回路の一例を示



す図である。

【図 6】

2 入力 N A N D 回路の構成を示す図である。

【図 7】


図 6 に示す 2 入力 N A N D 回路の入力状態におけるリーク電流の一例を示す図である。

【符号の説明】


- 1 回路自動生成装置
  - 1 1 入力読み込み／内部データベース生成処理部
  - 1 2 ノード状態解析部
  - 1 3 リーク電流見積／入力信号入れ替え処理部
  - 1 4 ネットリスト出力部
  - 1 5 内部データベース

【書類名】 図面


【図 1】



【図 2】




【図 3】




【図 4】

入力状態			リーク電流 [A]
A	B	C	
0	0	0	6.5E-12
0	0	1	1.0E-11
0	1	0	1.2E-11
0	1	1	4.2E-11
1	0	0	1.5E-11
1	0	1	4.0E-11
1	1	0	4.5E-11
1	1	1	4.5E-10

【図 5】



【図 6】



【図 7】

入力状態 A    B		リーク電流 [A]
0	0	1.0E-11
0	1	4.1E-11
1	0	4.0E-11
1	1	3.15E-10

【書類名】 要約書

【要約】

【課題】 この発明は、リーク電流を十分に削減することができる回路を容易に生成することを課題とする。

【解決手段】 この発明は、出力論理に影響を与えることなく、リーク電流が最小となるように対称となる入力信号を入れ替えて構成される。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000003078]

1. 変更年月日 1990年 8月22日  
[変更理由] 新規登録  
住 所 神奈川県川崎市幸区堀川町72番地  
氏 名 株式会社東芝
2. 変更年月日 2001年 7月 2日  
[変更理由] 住所変更  
住 所 東京都港区芝浦一丁目1番1号  
氏 名 株式会社東芝